Pla docent de l'assignatura

 

 

Tanca imatge de maquetació

 

Imprimeix

 

Dades generals

 

Nom de l'assignatura: Sistemes Digitals i Estructura de Processadors

Codi de l'assignatura: 362135

Curs acadŔmic: 2021-2022

Coordinaciˇ: Oscar Alonso Casanovas

Departament: Departament d'Enginyeria Electr˛nica i BiomŔdica

crŔdits: 6

Programa ˙nic: S

 

 

Hores estimades de dedicaciˇ

Hores totals 150

 

Activitats presencials i/o no presencials

71

 

-  Teoria

Presencial i no presencial

 

30

 

-  TeoricoprÓctica

Presencial i no presencial

 

15

 

-  PrÓctiques de laboratori

Presencial i no presencial

 

26

Aprenentatge aut˛nom

79

 

 

Recomanacions

 

Es recomana assistir a classe.


Altres recomanacions

Es recomana estudiar.

 

 

CompetŔncies que es desenvolupen

 

   -

Habilitat per treballar de manera aut˛noma (personal).

   -

Capacitat per utilitzar eines informÓtiques de recerca de recursos bibliogrÓfics o d'informaciˇ relacionada amb les telecomunicacions i l'electr˛nica (personal).

   -

Capacitat de resoluciˇ de problemes amb iniciativa, creativitat i presa de decisions tecnol˛giques d'acord amb criteris de cost, qualitat, seguretat, sostenibilitat, temps i respecte als principis Ŕtics de la professiˇ (instrumental).

   -

Capacitat d'analitzar, valorar i prendre decisions tecnol˛giques d'acord amb criteris de cost, qualitat, seguretat, impacte social, sostenibilitat, temps i respecte als principis Ŕtics de la professiˇ (instrumental).

   -

Formaciˇ cientÝfica i tecnol˛gica sobre materials, components i sistemes electr˛nics i fot˛nics per a l'exercici professional en el disseny i desenvolupament de sistemes electr˛nics de mesura, control i comunicaciˇ, en totes aquelles activitats que la societat i el coneixement cientÝfic ho demanin.

   -

Capacitat d'aplicar tŔcniques d'optimitzaciˇ dels dispositius i sistemes electr˛nics per a la minimitzaciˇ del seu consum de potŔncia amb criteris de sostenibilitat.

   -

Capacitat per concebre, dissenyar i produir equips i sistemes electr˛nics especialment dedicats a l'electr˛nica de consum i a les tecnologies de la informaciˇ i les comunicacions. Particularment, desenvolupar el maquinari necessari que permeti captar, adaptar, digitalitzar i processar senyals de diferents caracterÝstiques.

Objectius d'aprenentatge

 

Referits a coneixements

— Obtenir una visió teòrica general de la metodologia i les estratègies de disseny d’un sistema digital.

 

— Entendre l’estructura general d’un sistema digital.

 

— Tenir una visió global de totes les alternatives tecnològiques per implementar sistemes digitals.

 

— Aprendre el procés de disseny d’una unitat de procés.

 

— Conèixer les diferents tecnologies, la utilització i les aplicacions de les memòries semiconductores.

 

— Dissenyar una arquitectura de processador CISC i implementar-la.

 

— Dissenyar una arquitectura de processador RISC i implementar-la.

 

— Dissenyar un conjunt d’instruccions.

 

— Conèixer les tècniques d’optimització de processadors.

 

 

Blocs temÓtics

 

1. Introducciˇ

1.1. Definicions bàsiques

1.2. Tecnologies d’implementació d’un sistema digital

1.2.1. Dispositius programables
1.2.2. ASIC. Semicustom, fullcustom
1.2.3. Sistemes basats en processador: uProcessor, uController, DSP

2. Estructura d’un sistema basat en processador

2.1. Funcions del processador

3. Estructura bÓsica d’un processador

3.1. Unitat de procés

3.1.1. Unitat funcional. Disseny de l’ALU
3.1.2. Aritmètica binària. Enters, punt flotant
3.1.3. Registres
3.1.4. Busos de connexió interna

3.2. Unitat de control

3.2.1. Diagrames ASM
3.2.2. Unitat cablejada
3.2.3. Unitat microprogramada

4. Mem˛ries

4.1. Organització d’una memòria

4.2. Tipus de memòries

4.3. Tipus d’accés a memòria

5. Disseny d’una arquitectura de processador

5.1. Conjunt d’instruccions

5.1.1. Format d’instrucció
5.1.2. Tipus d’instruccions

5.2. Modes d’accés als operands

5.3. Accessos a memòria

5.4. Modes d’adreçament de memòria

6. Disseny del conjunt d’instruccions

6.1. Processador CISC

6.2. Processador RISC

6.3. Fetch d’instruccions

6.4. Problemes d’enviament

6.4.1. Riscos estructurals
6.4.2. Riscos de dades
6.4.3. Riscos de control

7. Optimitzaciˇ de processadors

7.1. Superescalar

7.2. Superpipeline

7.3. VLIW

7.4. Taxonomia de les arquitectures de processadors

7.5. Evolució històrica de les arquitectures de processadors

 

 

Metodologia i activitats formatives

 

La metodologia consisteix en:

— classes teoricopràctiques
— classes de problemes
— pràctiques de laboratori.

Aquesta assignatura participa en el projecte d’innovació docent "DITIFET", és per aquest motiu que s’entregarà a l’alumnat una FPGA per a que puguin realitzar tasques d’aprenentatge autònom. 

Per últim, en la mesura que sigui possible, s’incorporarà la perspectiva de gènere en el desenvolupament de l’assignatura.

 

 

Avaluaciˇ acreditativa dels aprenentatges

 

Segons l’acord del Consell d’Estudis del grau d’Enginyeria Electrònica de Telecomunicació del 6 de juliol de 2016, en cas de detectar-se algun senyal de plagi/còpia en qualsevol activitat avaluable, la penalització consisteix a, com a mínim, qualificar-la amb un zero. Si un mateix alumne reincideix i plagia/copia una segona vegada durant el mateix curs, el professor avalua l’assignatura amb un zero i l’alumne no té dret a la reavaluació.

L’avaluació continuada consisteix en:

— Les pràctiques de laboratori: l’assistència és obligatòria. Els informes i l’examen de pràctiques valen el 15 % de la nota final (cal aprovar-los). 

— Proves de control al llarg del curs i entregues de problemes: 17 % de la nota final.

— Una prova final de síntesi de teoria: 18 % de la nota final.

— Una prova final de síntesi de problemes: 50 % de la nota final.

Per aprovar l’assignatura cal aprovar les dues parts: les proves de síntesi i el conjunt de les pràctiques.

 

Avaluaciˇ ˙nica

L’avaluació única consisteix en:

— Els informes de pràctiques i examen de pràctiques: 15 % de la nota final. L’assistència a les pràctiques és obligatòria. L’alumne no es pot presentar a avaluació única si té les pràctiques suspeses per falta d’assistència.

— Una prova final de síntesi: 85 % de la nota final.
 

Reavaluació

— Els informes de pràctiques i examen de pràctiques valen: 15 % (cal aprovar). L’assistència a les pràctiques és obligatòria. L’alumne no es pot presentar a avaluació única si té les pràctiques suspeses per falta d’assistència.

— Una prova final de síntesi: 85 %.